협대역 통신용 FPGA DSP 라디오 [ 150177

저는 24비트 ADC 및 매우 빠른 신호 처리와 함께 FPGA의 신호 처리를 기반으로 단파 및/또는 VHF(아마추어 무선 대역)에서 협대역 SSB/CW(아마도 AM 및 FM)를 위한 완전한 고성능 트랜시버를 개발 중입니다. DAC. 이는 독립형이며 PC에 의존하는 대부분의 다른 SDR 프로젝트와는 다릅니다.

저는 24비트 ADC 및 매우 빠른 신호 처리와 함께 FPGA의 신호 처리를 기반으로 단파 및/또는 VHF(아마추어 무선 대역)에서 협대역 SSB/CW(아마도 AM 및 FM)를 위한 완전한 고성능 트랜시버를 개발 중입니다. DAC.

이는 독립형이며 PC에 의존하는 대부분의 다른 SDR 프로젝트와는 다릅니다.

작동하는 데모를 보려면 https://www.youtube.com/watch?v=BCwOSmN_0kI를 참조하세요.

https://sm6vfz.wordpress.com/dspsdr-with-fpga/에는 사진이 포함된 프로젝트 로그 초안이 있습니다. LO 합성기를 포함한 RF 회로도 처음부터 구축되고 있습니다.

연구실에서: 협대역 무선용 FPGA DSP 보드 다니엘 덕분에 우리는 멋진 디자인을 선보일 수 있었습니다. 솔직하게 말하면 모든 공로는 Daniel에게 있습니다. 우리는 Daniel의 지도와 수정을 받아 PCB를 설계했습니다. 이 프로젝트를 2015년 말에 시작했는데, 꽤 오랜 시간이 걸린 것 같지만 이제 정말 보여줄 게 생겼습니다. (다니엘의 텍스트)추상적인 이 프로젝트는 고성능, 협대역, 무선 작동을 위한 보드를 제시합니다. 수신 모드에서 중간 주파수 샘플링을 위한 24비트 ADC, 신호 처리를 위한 Cyclone IV FPGA, 로컬 발진기 및 전송 신호 생성을 위한 고속 DAC, 디지털-마이크/스피커용으로 코딩된 오디오, TCXO를 갖추고 있습니다. 고주파 안정성과 호스트 컨트롤러용 I2C 또는 UART 인터페이스를 위한 것입니다. 단파용 트랜시버를 쉽게 구축할 수 있는 간단한 무선 프런트 엔드 보드도 제시됩니다.회로 설명 보드의 심장(또는 두뇌)은 Intel(이전 Altera(IC4))의 EP4CE10 Cyclone IV FPGA로 구성됩니다. 이는 사실상 모든 디지털 기능에 맞게 구성할 수 있는 칩입니다. 해당 게이트는 구성 메모리로 알려진 외부 플래시(IC5)의 펌웨어에 따라 시작 시 연결됩니다. 오디오 입력 및 출력에는 듀얼 ADC와 DAC는 16비트 해상도와 최대 25ksps를 제공합니다. 이 제품에는 디지털 8kHz 저역 통과 필터와 마이크 증폭기, 8Ω으로 250mW를 전달할 수 있는 스피커 드라이버가 통합되어 있습니다. 모든 아날로그 오디오 I/O에는 볼륨 제어 등을 위해 선택 가능한 게인/감쇠 요소가 있습니다. 스피커(K2) 및 마이크(K3)에 대한 연결 외에도 보조 장비에 대한 오디오 연결에 사용할 수 있는 다른 채널이 K4에 연결되어 있습니다. . 보드에 대한 기본 입력은 일반적으로 K1에서 수백 kHz 범위의 차동 신호입니다. 이는 차동 연산 증폭기(IC1)와 이산 필터를 통과하여 최종적으로 AD7760 24비트 ADC(IC2)에서 디지털화됩니다. 이 칩에는 전압 및/또는 수동 필터링으로 분리된 많은 공급 연결이 있습니다. 마스터 클록은 FPGA에서 나오며 IC8에 의해 5V 스윙으로 증폭됩니다. 또한 보드에는 차동-단일 종단용 출력 변압기가 있는 DAC5672(IC6) 및 최대 50MHz의 신호를 통과시키는 저역 통과 필터링과 같은 빠른 2채널 DAC가 있습니다. A와 B라는 두 개의 출력 채널을 K8과 K9에서 사용할 수 있습니다. 모든 것을 클록하기 위해 20MHz TCXO(IC7)가 보드에 있습니다. 이 클록은 FPGA에 공급된 다음 주변 IC에 재분배됩니다. 주파수는 전위차계 P1을 사용하여 미세 조정할 수 있습니다. 사용 가능한 경우 외부 기준 소스에 대한 입력도 있습니다(K5). 외부 참조의 가용성에 따라 TCXO는 T1을 통해 켜거나 끌 수 있습니다. TCXO의 신호와 외부 참조 신호는 모두 아날로그 증폭용으로 연결된 버퍼링되지 않은 인버터(IC9, IC10)를 통해 FPGA로 공급됩니다. 그러면 이러한 신호는 적당한 전압 스윙을 가질 수 있습니다. 클록은 FPGA에서 분할되어 LED1에 저주파 플래시를 생성합니다. 이는 클록이 실행 중이고 FPGA가 구성되었음을 나타냅니다. K10에 들어오는 5V 공급 전압은 4개의 서로 다른 LDO(IC11-14)에 분배되어 1.2V, 1.8V, 2.5V 및 3.3V에서 서로 다른 칩에 필요한 전압을 생성합니다. 호스트 컨트롤러에 대한 인터페이스 I2C 또는 UART 통신용 핀 2개로 구성되며 솔더 점퍼(JP1)로 선택할 수 있습니다. 또한 일반적으로 PTT(Push-to-talk) 및 모스 키 신호에 사용되는 7개의 추가 GPIO(K7)가 있습니다. I2S 오디오 I/O에도 이 핀을 사용할 수 있어야 합니다. 또한 FPGA 및 해당 구성 메모리(K6) 프로그래밍을 위한 JTAG 인터페이스가 있습니다.

블로그